Durch Advanced Packaging-Techniken wie Waferbumping, 3D Interconnect und Chip
Scale Packaging werden verschiedene Komponenten einer integrierten Schaltung
(IC) aufeinander gestapelt und direkt miteinander verbunden, anstatt Seite an
Seite auf einer Leiterplatte angebracht zu werden. Diese neuen
Packaging-Methoden ermöglichen die kostengünstigere Produktion von Anwendungen,
die sich zudem durch niedrigeren Stromverbrauch und eine bessere Leistung
auszeichnen.
Für alle Techniken zur "Verpackung" fertiger ICs wie Wafer-Level-Packaging,
Chip-Scale-Packaging, 3D-Interconnect oder Flip-Chip-Bumping bietet EV Group
entsprechende Lösungen. Beispielsweise wird mit dem
SmartView Bond
Aligner die Integration unterschiedlicher Chips auf Waferebene zu
einer einzigartigen 3D Struktur ermöglicht.